日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月12日

出願番号

Application Number:

特願2002-327662

[ST.10/C]:

[JP2002-327662]

出 顏 人
Applicant(s):

沖電気工業株式会社

2003年 4月22日

特許庁長官 Commissioner, Japan Patent Office



特2002-327662

【書類名】

特許願

【整理番号】

KA003852

【提出日】

平成14年11月12日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H01L 25/065

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

閑野 義則

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100086807

【弁理士】

【氏名又は名称】

柿本 恭成

【手数料の表示】

【予納台帳番号】

007412

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001054

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置とその製造方法

【特許請求の範囲】

【請求項1】 半導体チップと該半導体チップを搭載する基板とが樹脂で封止された半導体装置において、

前記半導体チップは、

半導体基板の回路形成面に設けられた複数の電極パッドと、

前記電極パッドの表面の一部を露出する開口部を有し、前記回路形成面上に形成された絶縁層と、

前記絶縁層上部に配置された複数の導電ポストと、

前記導電ポストとこれに対応する前記電極パッドとの間を電気的に接続するために該絶縁層上に形成された再配線とを備え、

前記基板は、前記半導体チップを搭載するチップ搭載面と実装面とを有し、 前記実装面には所定の間隔で配列された外部端子が設けられ、

前記チップ搭載面には前記半導体チップの導電ポストに対応して基板パッドが 設けられ、

前記基板パッドと対応する前記外部端子との間は、前記基板パッドと対応する 前記外部端子との間を電気的に接続する内部配線によって接続されていることを 特徴とする半導体装置。

【請求項2】 第1及び第2の半導体チップと該第1及び第2の半導体チップを搭載する基板とが樹脂で封止した半導体装置において、

前記第1の半導体チップは、

半導体基板の回路形成面に設けられた複数の電極パッドと、

前記電極パッドを表面の一部を露出する開口部を有し、前記回路形成面上に形成された絶縁層と、

前記絶縁層上部に配置された複数の導電ポストと、

前記導電ポストとこれに対応する前記電極パッドとの間を電気的に接続するために前記絶縁層上に形成された再配線とを備え、

前記第2の半導体チップは、電極パッドが形成された回路形成面と対向する裏

面が前記第1の半導体チップの裏面上に搭載され、

前記基板は、前記第1の半導体チップを搭載するチップ搭載面と実装面とを有 し、

前記実装面には所定の間隔で配列された外部端子が設けられ、

前記チップ搭載面には前記第1の半導体チップの導電ポストに対応する基板パッドと、前記第2の半導体チップの電極パッドを金属細線で接続するためのボンディングポストとが設けられ、

前記基板パッド及び前記ボンディングポストと対応する前記外部端子との間は、前記基板パッド及び前記ボンディングポストと対応する前記外部端子との間を 電気的に接続する内部配線によって接続されていることを特徴とする半導体装置

【請求項3】 前記導電ポストの間隔は前記周辺パッドの間隔よりも広く、かつ、前記外部端子の間隔は該導電ポストの間隔よりも広く構成したことを特徴とする請求項1または2記載の半導体装置。

【請求項4】 半導体ウエハ上に複数の集積回路を一括して形成する回路形成工程と、

前記半導体ウエハ上に形成された集積回路の表面に絶縁層を介して再配線を形成する再配線工程と、

前記再配線の上に導電ポストを形成するポスト形成工程と、

前記導電ポストが形成された前記半導体ウエハを切断して個々の半導体チップ に個片分割する第1の切断工程と、

絶縁性の基体上に形成された複数の基板における各基板パッドに前記導電ポストを介して前記半導体チップを搭載する搭載工程と、

前記半導体チップが搭載された前記基体の表面及び該半導体チップを一括して 樹脂で封止する封止工程と、

前記半導体チップが樹脂で封止された前記基体を切断して個々の半導体装置に 個片分割する第2の切断工程とを、

順次行うことを特徴とする半導体装置の製造方法。

【請求項5】 前記搭載工程において、前記基板パッドと前記導電ポストと

を圧着することを特徴とする請求項4記載の半導体装置の製造方法。

【請求項6】 前記搭載工程において、前記基板パッドと前記導電ポストとの間を導電性接着剤または半田で接着することを特徴とする請求項4記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置、特に再配線や金属ポストを有する表面実装型の半導体装置とその製造方法に関するものである。

[0002]

【従来の技術】

[0003]

【特許文献1】

特開平11-219984号公報(図1)

[0004]

携帯機器の小型化に伴い、これに搭載される半導体装置の小型化が要求されている。この要求に応えるため、半導体チップの外形寸法とほぼ同じサイズを有するCSP(Chip Size Package)と称される半導体装置が出現している。CSPの形態として、WCSP(Wafer-level Chip Size/Scale Package)や、複数の半導体チップを1つのパッケージに収容したMCP(Multi Chip Package)がある。

[0005]

図2は、上記特許文献1に記載された従来のMCP構造の半導体装置を示す概略の断面図である。図2は概略の断面図であるので、説明の都合上、この図2における参照符号と前記特許文献1における参照符号とは一致していない。

[0006]

この半導体装置は、第1チップ10と第2チップ20を有し、これらを基板30上に重ねて搭載して、その表面を樹脂封止したMCP型のものである。

[0007]

第1チップ10は、半導体基板11の表面、即ち回路形成面に設けられたボン

ディングパッド12上に、接続用の金バンプ13が形成されたものである。第2 チップ20は、半導体基板21の回路形成面にボンディングパッド22が形成さ れたものである。

[0008]

基板30は、第1チップ10と第2チップ20を搭載すると共に、プリント配線板等に電気的・機械的に接続するためのもので、絶縁性の基材31のチップ搭載面にボンディングパッド32が形成され、外部接続面にボールパッド33が形成されている。ボンディングパッド32とボールパッド33は、基材31を挟んで対向して形成され、これらの間が導電性のビアポスト34で接続されている。また、ボールパッド33上には、プリント配線板等に接続するための半田バンプ35が形成されている。

[0009]

基板30には、第1チップ10がフリップチップ接続されている。即ち、基板30のチップ搭載面に第1チップ10の回路形成面が向き合うように搭載され、基板30側のボンディングパッド32と、第1チップ側のボンディングパッド12が金バンプ13によって電気的に接続されている。さらに、基板30と第1チップ10は、異方導電性または非導電性の接着剤41で固定されている。

[0010]

第1チップ10の裏面には、接着剤42によって第2チップ20の裏面が固定されている。第2チップ20表面のボンディングパッド22と、基板30のボンディングパッド32との間は、ワイヤボンディング技術を使用して、金線等のワイヤ43で接続されている。ボンディングパッド22上には、ワイヤボンディングの際に生ずる金球23が形成されている。そして、第1チップ10、第2チップ20及びワイヤ43等は、封止樹脂44で封止され、外部環境から保護されるようになっている。

[0011]

【発明が解決しようとする課題】

しかしながら、従来の半導体装置では、次のような2つの課題があった。

[0012]

第1の課題は、第1チップ10を基板30に固定するために、接着剤41を使用していることである。接着剤41は一般的に吸湿性を有しているため、パッケージの製造過程や完成後のパッケージの使用環境下において水分を吸収していまい、剥がれ易くなる。更に、このような半導体装置をプリント配線板等に搭載して、リフローによって接続するときに、接着剤41に吸収されていた水分がリフローの熱で水蒸気となって爆発し、半導体装置が破損したり、基板30と第1チップ10との間の接続が切れてしまうという問題があった。また、接着剤41を硬化させるために圧力と温度を加えた長い加工時間が必要となり、量産性に劣るという問題があった。

[0013]

第2の課題は、第1チップ10を、基板30にフリップチップ接続していることである。このため、第1チップ10のボンディングパッド12と基板30のボンディングパッド32の位置を1:1に対応させる必要がある。第1チップ10のボンディングパッド12の間隔は、集積度の増加や外部接続用の信号線の数によって狭くなる傾向にあるが、基板30のボンディングパッド32の間隔を狭くするには限界がある(一般の基板では100 μ m程度、ビルドアップ基板では70 μ m程度である)。このため、第1チップ10のボンディングパッド12の数が多く、そのピッチが狭い場合には、図2のようなフリップチップ構造を採用することができないという問題があった。

[0014]

本発明は、前記従来技術が持っていた課題を解決し、耐湿性及び耐リフロー性に優れ、かつ、多数の端子を確実に接続することができる半導体装置とその製造方法を提供するものである。

[0015]

【課題を解決するための手段】

前記課題を解決するために、本発明の内の第1の発明は、半導体チップと該半 導体チップを搭載する基板とが樹脂で封止された半導体装置において、前記半導 体チップは、半導体基板の回路形成面に設けられた複数の電極パッドと、前記電 極パッドの表面の一部を露出する開口部を有し、前記回路形成面上に形成された 絶縁層と、前記絶縁層上部に配置された複数の導電ポストと、前記導電ポストと これに対応する前記電極パッドとの間を電気的に接続するために該絶縁層上に形 成された再配線とを備えている。一方、前記基板は、前記半導体チップを搭載す るチップ搭載面と実装面とを有し、前記実装面には所定の間隔で配列された外部 端子が設けられ、前記チップ搭載面には前記半導体チップの導電ポストに対応し て基板パッドが設けられ、前記基板パッドと対応する前記外部端子との間は、前 記基板パッドと対応する前記外部端子との間を電気的に接続する内部配線によっ て接続されている。

[0016]

第2の発明は、第1及び第2の半導体チップと該第1及び第2の半導体チップを搭載する基板とが樹脂で封止した半導体装置において、前記第1の半導体チップは、半導体基板の回路形成面に設けられた複数の電極パッドと、前記電極パッドを表面の一部を露出する開口部を有し、前記回路形成面上に形成された絶縁層と、前記絶縁層上部に配置された複数の導電ポストと、前記導電ポストとこれに対応する前記電極パッドとの間を電気的に接続するために前記絶縁層上に形成された再配線とを備えている。一方、前記第2の半導体チップは、電極パッドが形成された回路形成面と対向する裏面が前記第1の半導体チップの裏面上に搭載され、前記基板は、前記第1の半導体チップを搭載するチップ搭載面と実装面とを有し、前記実装面には所定の間隔で配列された外部端子が設けられ、前記チップ搭載面には前記第1の半導体チップの導電ポストに対応する基板パッドと、前記第2の半導体チップの電極パッドを金属細線で接続するためのボンディングポストとが設けられ、前記基板パッドを金属細線で接続するためのボンディングポストとが設けられ、前記基板パッド及び前記ボンディングポストと対応する前記外部端子との間は、前記基板パッド及び前記ボンディングポストと対応する前記外部端子との間を電気的に接続する内部配線によって接続されている。

[0017]

第3の発明は、第1または第2の発明において、導電ポストの間隔は周辺パッドの間隔よりも広く、かつ、外部端子の間隔は該導電ポストの間隔よりも広く構成している。

[0018]

第4の発明では、半導体ウエハ上に複数の集積回路を一括して形成する回路形成工程と、前記半導体ウエハ上に形成された集積回路の表面に絶縁層を介して再配線を形成する再配線工程と、前記再配線の上に導電ポストを形成するポスト形成工程と、前記導電ポストが形成された前記半導体ウエハを切断して個々の半導体チップに個片分割する第1の切断工程と、絶縁性の基体上に形成された複数の基板における各基板パッドに前記導電ポストを介して前記半導体チップを搭載する搭載工程と、前記半導体チップが搭載された前記基体の表面及び該半導体チップを一括して樹脂で封止する封止工程と、前記半導体チップが樹脂で封止された前記基体を切断して個々の半導体装置に個片分割する第2の切断工程とを、順次行うことによって、半導体装置を製造するようにしている。

[0019]

第5の発明は、第4の発明における搭載工程において、基板パッドと導電ポストとを圧着するようにしている。

[0020]

第6の発明は、第4の発明における搭載工程において、基板パッドと導電ポストとの間を導電性接着剤または半田で接着するようにしている。

[0021]

【発明の実施の形態】

(第1の実施形態)

図1 (a) ~ (c) は、本発明の第1の実施形態を示す半導体装置の構成図であり、同図(a) は断面図、同図(b) は半導体チップのポスト側から見た平面図、及び同図(c) は外部端子側から見た平面図である。但し、本発明の特徴となる箇所を誇張表示しているため、図における寸法比は一定ではない。

[0022]

この半導体装置は、半導体チップ50とこれをプリント配線板等に実装するための基板60を封止樹脂72で封止してパッケージを構成したものである。

[0023]

半導体チップ50は、半導体基板51の回路形成面に所定の論理回路が形成されたもので、その周囲には端子用の複数の周辺パッド52が、例えば50μm間

隔で設けられている。半導体基板51の回路形成面には、周辺パッド52を開口するようにほぼ全面に絶縁層53が形成され、この絶縁層53の表面に各周辺パッド52に接続する複数の再配線54が形成されている。

[0024]

各再配線 54 の先端は、半導体チップ 50 と基板 60 との接合箇所の金属ポスト 55 の位置まで延長され、この再配線 54 の先端部に高さ 100 μ m程度の金属ポスト 55 が設けられている。なお、金属ポスト 55 は、例えば 300 μ m間隔で格子状に設けられている。

[0025]

一方、基板60は、例えば厚さ310μmのガラス・エポキシ樹脂による基材61のチップ搭載面に、半導体チップ50の金属ポスト55に対応するパッド62を形成すると共に、プリント配線板等への実装面に外部端子を構成するランド63と半田ボール64を形成したものである。半田ボール64等の外部端子は、例えば500μm間隔で格子状に設けられている。チップ搭載面のパッド62と対応する実装面のランド63との間は、このチップ搭載面に形成された内部配線65と、基材61を貫通して形成されたスルーホール66を介して電気的に接続されている。

[0026]

更に、半導体チップ50の各金属ポスト55の先端と、これに対応する基板60の各パッド62の間は、それぞれ内部接合部71によって電気的及び機械的に固定接続されている。そして、基板60のチップ搭載面とこのチップ搭載面上に搭載された半導体チップ50は、内部接合部71を含めてパッケージの外形を形成するように、封止樹脂72によって封止されている。

[0027]

図3は、図1の半導体装置の製造方法を示す工程図である。以下、この図3を 参照しつつ、図1の半導体装置の製造方法を説明する。

[0028]

(1) 工程1

ウエハ状の半導体基板51の回路形成面に、複数の半導体チップ50に対応し

た所定の論理回路を形成すると共に、その論理回路の周囲に端子用の複数の周辺 パッド52を、通常の回路形成方法によって形成する。

[0029]

次に、半導体基板51のほぼ上面全体に、周辺パッド52を開口するように、 絶縁層53を形成する。この絶縁層53は、感光性を持つワニスの塗布、仮硬化 、フォトリソグラフィ、現像及び本硬化などの処理を順次行うことによって形成 する。

[0030]

更に、周辺パッド52及び絶縁層53の表面に、スパッタ法などで再配線54 を形成した後、この再配線54の先端部の所定の位置に、メッキ法などで金属ポスト55を形成する。

[0031]

(2) 工程2

ダイヤモンドの微小粒を表面に固着した極薄のブレードを用いたスクライブ法 などで、ウエハ状の半導体基板51を切断し、個々の半導体チップ50に個片化 する。

[0032]

これとは別に、チップ搭載面にパッド62と内部配線65を、実装面にランド63をそれぞれ形成し、これらの内部配線65とランド63の間をスルーホール66で接続した複数のパターンを有するガラス・エポキシ樹脂による基材61を用意しておき、個片化した半導体チップ50の金属ポスト55を、対応するパッド62に位置合わせして接続する。

[0033]

金属ポスト55とパッド62の接続方法は、例えば、次のいずれの方法を用いても良い。

[0034]

① Cuによる金属ポスト55と、Ni/Auメッキを施したCuによるパッド62を用い、ボンディング前に接合面をArFAB (Fast Atom Beam) やArプラズマ処理で正常な面を出した後、高真空での常温接合あるいは低真空~定圧

での高温加圧接合により、Си-Аи接合による内部接合部71を形成する。

[0035]

② 先端部にNi/Auメッキを施したCuによる金属ポスト55と、Cuによるパッド62を用い、①と同じ方法でCu-Au接合による内部接合部71を形成する。

[0036]

③ Snによる金属ポスト55及びパッド62を用い、髙温加圧によって内部接合部71を形成する。

[0037]

④ Cuの先端に(必要に応じてNiによるバリアメタル層を介して) Au層を形成した金属ポスト55またはAuによる金属ポスト55と、Ni/Au層を形成したパッド62を用い、高温加圧あるいは超音波併用により内部接合部71を形成する。

[0038]

⑤ Sn-Ag層を形成した金属ポスト55と、Ni/Au層を形成したパッド62を用い、高温加圧あるいは超音波併用により内部接合部71を形成する。

[0039]

⑥ Cuの先端に(必要に応じてNiによるバリアメタル層を介して)Au層を形成した金属ポスト55と、Sn-Ag層を形成したパッド62を用い、高温加圧あるいは超音波併用により内部接合部71を形成する。

[0040]

(3) 工程3

半導体チップ50が接続された基板60のチップ搭載面に、この半導体チップ50と内部接合部71とを覆うように、封止樹脂72を流し込んで一括封止する。あるいは、個々のキャビティを持つ金型を用い、これに封止樹脂72を注入して個片封止する。

[0041]

封止処理の後、基板60の実装面のランド63上に、ボール状の半田を搭載し、リフローなどにより、外部端子としての半田ボール64を形成する。

[0042]

(4) 工程4

ダイヤモンドの微小粒を表面に固着した極薄のブレードを用いたスクライブ法などで、封止樹脂72と基板50を切断・個片化し、個々の半導体装置が完成する。

[0043]

このような半導体装置は、組み込まれる装置のプリント配線板等に外部端子の 半田ボール64によって実装される。そして、プリント配線板からの信号や電源 は、半田ボール64、ランド63、スルーホール66、内部配線65、パッド6 2、内部接合部71、金属ポスト55、再配線54、周辺パッド52の順次伝搬 され、半導体チップ50の集積回路に入力される。また、集積回路から出力され る信号は、同じ経路を逆に伝搬されてプリント配線板に与えられる。

以上のように、この第1の実施形態の半導体装置は、次のような利点を有する

[0044]

(i) 半導体チップ50では、狭ピッチで配列された端子用の周辺パッド52を、再配線54によって300μm程度のピッチに拡張して配置された金属ポスト55に接続し、この金属ポスト55によって基板60側のパッド62に固定接続するようにしている。これにより、基板60の接続箇所の間隔を広くできるため、ワイヤボンディング等を行う必要がなく、絶縁層を介して複数の配線層を形成したビルドアップ基板等の高価な基板を必要とせずに、一般的な安価な基板60を使用でき、電気特性に優れた性能を持たせることができる。

[0045]

(ii) 基板 6 0 の実装面には、プリント配線板等に実装するために 5 0 0 μ m 程度のピッチに拡張して配置された外部端子を設け、この外部端子と基板 6 0 のチップ搭載面上のパッド 6 2 との間を内部配線 6 5 及びスルーホール 6 6 で接続している。これにより、多数の端子を有する高密度の半導体チップ 5 0 でも、プリント配線板等に確実に実装することができる。

[0046]

(iii) 半導体チップ50と基板60の間は、接着剤を用いずに金属ポスト55 によって固定接続している。これにより、接着剤等の中に含まれる水分の影響を 受けることがなく、耐湿性及び耐リフロー性に優れた半導体装置が得られる。

[0047]

(iv) 半導体チップ50と基板60の間は、金属ポスト55で接続され、この金属ポスト55を含めて基板60上の半導体チップ50全体を封止樹脂72で封止している。これにより、信頼性の高い半導体装置が得られる。

[0048]

(第2の実施形態)

図4は、本発明の第2の実施形態を示す半導体装置の断面図であり、図1中の 要素と共通の要素には共通の符号が付されている。

[0049]

この半導体装置は、第1の半導体チップ50の上に第2の半導体チップ80を搭載したものである。半導体チップ80は、接着剤73によって半導体チップ50と背中合わせに張り合わされており、回路形成面上には端子用のパッド81が設けられている。

[0050]

一方、この半導体装置の基板60Aは、図1中の基板60よりも一回り大きく 形成されており、その拡張された箇所に半導体チップ80のパッド81を外部に 接続するための外部端子を構成するランド63Aと半田ボール64Aが設けられ ている。基板60Aのチップ搭載面には、ランド63Aに対応するボンディング ポスト67が形成され、このランド63Aとボンディングポスト67の間は、ス ルーホール66Aによって接続されている。

[0051]

また、図示していないが、基板60Aのチップ搭載面には、第2の半導体チップ80のパッド81と第1の半導体チップ50の金属ポスト55との間の内部接続を行うために、配線パターンやボンディングポストが設けられている。

[0052]

半導体チップ80のパッド81と基板60Aの対応するボンディングポスト6

7との間は、金属細線74で結線されている。その他の構造は、図1と同様である。そして、半導体チップ50,80、及び金属細線74は、封止樹脂75で封止されている。

[0053]

このような半導体装置は、複数の基板60Aのパターンが形成されたガラス・エポキシ樹脂の基材61のチップ搭載面に第1の半導体チップ50を固定接続した後、この半導体チップ50の上に第2の半導体チップ80を接着剤73で張り合わせ、この半導体チップ80のパッド81と基板60Aのボンディングポスト67の間を金属細線74でボンディング接続した後、封止樹脂75で封止することによって製造される。

[0054]

この半導体装置は、第1の実施形態と同様に、組み込まれる装置のプリント配線板等に外部端子の半田ボール64,64Aによって実装される。そして、プリント配線板からの信号や電源は、半田ボール64、ランド63、スルーホール66、内部配線65、パッド62、内部接合部71、金属ポスト55、再配線54、周辺パッド52の順に伝搬され、第1の半導体チップ50の集積回路に入力される。また、この集積回路から出力される信号は、同じ経路を逆に伝搬されてプリント配線板に与えられる。

[0055]

一方、第2の半導体チップ80に対する信号等は、プリント配線板から半田ボール64A、ランド63A、スルーホール66A、ボンディングポスト67、金属細線74、パッド81の順に伝搬され、この第2の半導体チップ80の集積回路に入力される。また、この集積回路から出力される信号は、同じ経路を逆に伝搬されてプリント配線板に与えられる。

[0056]

以上のように、この第2の実施形態の半導体装置は、2つの半導体チップ50,80を背中合わせに張り合わせて基板60Aに搭載している。これにより、実装面積をほとんど増加せずに、第1の実施形態と同様の利点を有する回路規模の大きな半導体装置を構成することができる。

[0057]

なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この 変形例としては、例えば、次のようなものがある。

[0058]

(a) 図3の工程2では、半導体チップ50を基板60に搭載する際に、金属ポスト55とパッド62の金属同士を直接接触させて内部接合部71を形成する方法を用いているが、導電性ペーストを使用して、金属ポスト55とパッド62を電気的及び機械的に接続するようにしても良い。

[0059]

これにより、導電性ペーストによって金属ポスト55の高さのばらつきを吸収 することができ、接続の歩留まり向上と高信頼性が可能になる。また、常温低圧 で接続することができるので、半導体チップ50に対するダメージを低減できる 。更に、搭載時に加圧時間を必要としないので、生産性の向上が期待できる。

[0060]

(b) 図3の工程2では、半導体チップ50の金属ポスト55と基板60のパッド62を直接接触させて内部接合部71を形成する方法を用いているが、半田ペーストを使用して、リフローなどの方法で金属ポスト55とパッド62を電気的及び機械的に接続し、その後必要に応じてフラックス成分を洗浄して除去するようにしても良い。

[0061]

これにより、半田によって金属ポスト55の高さのばらつきを吸収することができ、接続の歩留まり向上と高信頼性が可能になる。また、搭載時に加圧する必要がないので、半導体チップ50に対するダメージを低減することができると共に、加圧時間を必要としないので、生産性の向上が期待できる。更に、半田接合のため、導通抵抗が小さく電気的に優れた特性を得ることができる。

[0062]

(c) 基板60の実装面に、外部端子として半田ボール64を形成したBGA (Ball Grid Array)構造について説明したが、半田ボールのないLGA (Land Grid Array)構造にも適用可能である。

[0063]

(d) 基板と封止部の縦横の寸法が同一であるソーカット・タイプの半導体装置について説明したが、封止部が基板の外形よりも小さくなる個別キャビティを 具備した金型でモールド封止するタイプの半導体装置にも適用可能である。

[0064]

(e) 封止樹脂72による封止方法として、固形状樹脂を用いて金型に樹脂を注入(注入温度で樹脂は液状)するトランスファーモールドによる方法を説明したが、固形状の樹脂を用いた加圧成型法(成型温度では液状)、液状樹脂を用いたキャスティング法、印刷法、真空印刷法なども適用できる。

[0065]

(f) 図1の半導体チップ50の裏面は封止樹脂72で覆われているが、裏面を露出した構造にしても良い。これにより、熱抵抗の低下の効果が期待できる。

【発明の効果】

以上詳細に説明したように、第1の発明によれば、半導体チップは周辺パッドと基板搭載用の導電ポストとの間を再配線で接続しており、基板は基板パッドと外部端子の間を内部配線で接続している。これにより、外部端子の間隔をプリント基板等のパッドの間隔に容易に合わせることが可能になり、多数の端子を確実に接続することができる。更に、半導体チップと基板との間を、接着剤等を使用せずに導電ポストで固定接続しているので、耐湿性及び耐リフロー性に優れている。

[0066]

第2の発明によれば、第1と第2の半導体チップを背中合わせに接着して基板 に搭載するようにしている。これにより、第1の発明の効果に加えて、搭載面積 をほとんど増加させずに、回路規模の大きな半導体装置を構成することができる という効果がある。

[0067]

第3の発明によれば、導電ポストの間隔を周辺パッドの間隔よりも広く、かつ 、外部端子の間隔をこの導電ポストの間隔よりも広く構成している。これにより 、半導体チップの周辺パッドの間隔が狭くても、高価な基板を使用せずに外部端 子の間隔を容易に広くすることができる。

[0068]

第4及び第5の発明によれば、半導体チップと基板との間を導電ポストを介して接続し、更にこの基板と半導体チップを樹脂で封止している。これにより、基板と半導体チップの間は樹脂で封止され、水分を含む接着剤等が存在しないので、耐湿性及び耐リフロー性に優れた半導体装置が得られる。

[0069]

第6の発明によれば、前記基板パッドと前記導電ポストとの間を導電性接着剤または半田で接着するようにしている。これにより、導電ポストの高さのばらつきが吸収されて接続の歩留まり向上と高信頼性が可能になる、更に、半導体チップを加圧せずに接続することが可能になり、この半導体チップに対するダメージの低減と接続時間の短縮ができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態を示す半導体装置の構成図である。

【図2】

従来のMCP構造の半導体装置を示す概略の断面図である。

【図3】

図1の半導体装置の製造方法を示す工程図である。

【図4】


本発明の第2の実施形態を示す半導体装置の断面図である。

【符号の説明】

- 50,80 半導体チップ
- 51 半導体基板
- 52 周辺パッド
- 53 絶縁層
- 5 4 再配線
- 55 金属ポスト
- 60,60A 基板

特2002-327662


- 6 1 基材
- 62 パッド
- 63,63A ランド
- 64,64A 半田ボール
- 65,65A 内部配線
- 66,66A スルーホール
- 67 ボンディングポスト
- 71 内部接合部
- 72,75 封止樹脂
- 73 接着剤
- 74 金属細線



(c) 外部端子側の平面


本発明の第1の実施形態の半導体装置

【図2】



従来の半導体装置









図1の製造方法

【図4】

50,80:半導体チップ 64A:半田ポール 73:接着剤 60A: 基板 66A:スルーホール 74:金属細線 63A: ランド 67: ポンディングポスト 81:パッド



本発明の第2の実施形態の半導体装置

【書類名】 要約書

【要約】

【課題】 耐湿性及び耐リフロー性に優れ、かつ多数の端子を確実に接続することができる半導体装置とその製造方法を提供する。

【解決手段】 半導体チップ50の回路形成面の周囲に設けられた周辺パッド52は、この回路形成面上に絶縁層53を介して形成された再配線54により、格子状に配置された金属ポスト55に接続されている。一方、基板60のチップ搭載面には金属ポスト55を接続するためのパッド62が設けられ、この基板60の搭載面に設けられたランド63と半田ボール64からなる外部端子との間は、チップ搭載面に形成された内部配線65とスルーホール66を介して接続されている。そして、金属ポスト55と対応するパッド62が内部接合部71によって接続され、半導体チップ50を保護するように封止樹脂72が注入されてパッケージが構成される。

【選択図】 図1

出願人履歴情報

識別番号

[0000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社